等離子體改性及刻蝕結(jié)合了電感耦合和電容耦合輝光放電的優(yōu)點(diǎn)，可在寬密度工藝范圍（109-1013cm-3)實(shí)現(xiàn)穩(wěn)定的等離子體輔助CVD，具有優(yōu)良的材料處理性能和廣泛的應(yīng)用范圍，是目前功能強(qiáng)大的等離子體CVD系統(tǒng)。

　　

　　原創(chuàng)性高密度低頻平板式電感耦合等離子體系統(tǒng)。頻率可調(diào)節(jié)，從低頻0.5-4MHz范圍內(nèi)調(diào)節(jié)；電感天線是平板式，可根據(jù)客戶要求改變天線的形狀、大小，從而實(shí)現(xiàn)兩種不同的放電模式：電感放電和電容放電，兩種模式下都能實(shí)現(xiàn)穩(wěn)定放電，兩種模式的等離子體特性截然不同，可以實(shí)現(xiàn)不同的功能。
 

　　

　　等離子體改性及刻蝕機(jī)理的解釋適用于所有類型的等離子體技術(shù)，不局限于RIE。通常，等離子體刻蝕是化學(xué)刻蝕，不是物理刻蝕，這意味著固體原子與氣體原子反應(yīng)形成化學(xué)分子，然后從基片表面移除形成刻蝕。因?yàn)閂DC的存在，通常存在一定的基片濺射，對(duì)于大量的刻蝕，物理刻蝕效應(yīng)很弱可以被忽略。

　　

　　幾個(gè)主要的刻蝕過程為：

　　

　　1、形成反應(yīng)粒子；

　　

　　2、反應(yīng)粒子到達(dá)Wafer表面并被吸附

　　

　　3、Wafer表面化學(xué)吸附反應(yīng)，形成化學(xué)鍵，并形成反應(yīng)產(chǎn)物；

　　

　　4、解吸附化學(xué)反應(yīng)產(chǎn)物，并在Wafer表面移除，抽離腔室。

　　

　　等離子體改性及刻蝕速率，因?yàn)殡娮用芏群湍芰颗cVDC相關(guān)聯(lián)，故以上的化學(xué)反應(yīng)過程與速率相對(duì)應(yīng)；離子轟擊可以造成Wafer表面的建設(shè)損傷；而離子轟擊的能量與VDC相關(guān),VDC越高轟擊越強(qiáng)；離子轟擊還會(huì)對(duì)刻蝕形貌有一定的影響等等對(duì)于非易揮發(fā)性副產(chǎn)物，通過一定的離子轟擊可以將副產(chǎn)物解離形成易揮發(fā)性產(chǎn)物，使本身在易在Wafer表面已形成的膜層消失。